Analiza awarii: driver PWM silnika

/diagnozy/driver-pwm-silnika/ wersja raportu: 1.0 ID sprawy: PWM-DRV-25-412

Zakres: sterowniki PWM napędów AGD (DC/BLDC/uniwersalne), timery edge/center-aligned 12–32 kHz, dead-time 120–240 ns, bootstrap HS/LS, czujniki prądu (shunt 5–10 mΩ / DCR), ochrona desat/UVLO, spread-spectrum i filtry EMI. Badano wpływ jitteru timera, błędów synchronizacji ADC oraz ripple DC-link.

Objawy i kody błędów

Sporadyczne „szarpnięcia” momentu przy duty 18–24% i PWM center-aligned.
Wzrost temperatury jednego tranzystora o ΔT>25 °C (nierówne rozłożenie strat).
Wyłączenia desat przy nagłych zmianach obciążenia (>0,8 Nm/ms).
Utrata sterowania HS po 200–300 ms duty>85% (UVLO bootstrap).
Kody: E:PWM-12 (desat_trip), E:PWM-21 (uvlo_boot), W:DT-04 (deadtime_short), W:JIT-06 (timer_jitter), W:EMI-08 (emi_spike).

Kod	Warunek	Skutek
`E:PWM-12`	V_desat>0,9·Vref przez ≥2,5 µs	odcięcie faz
`E:PWM-21`	V_boot<9,0 V przez ≥120 µs	blokada HS
`W:DT-04`	DT<130 ns (efekt Millera wykryty)	ostrzeżenie o shoot-through
`W:JIT-06`	σ_t timera >120 ns pk-pk	jitter momentu
`W:EMI-08`	QP>limit+6 dBµV @150–250 kHz	log EMI

Stanowisko i metodyka

Zasilacz 24–48 V/30 A, hamownia 0–1,5 Nm, oscyloskop 500 MHz (sondy różnicowe/gate), sonda prądowa 30 A, LISN 150 kHz–30 MHz, kamera IR. Testy: sweep PWM 12→32 kHz (edge/center), DT 100→240 ns, duty 5–95%, step obciążenia, analiza bootstrapu, pomiar jitteru timera (capture), synchronizacja ADC z PWM, spread-spectrum ±6%.

Wyniki i obserwacje

Dead-time za krótki: DT=110–120 ns przy center-aligned i stromych zboczach dawał przewodzenia wtórne, nagrzanie LS MOSFET do 136 °C i W:DT-04. Korekta do 180 ns + rezystory bramkowe 22→33 Ω usunęły zjawisko.
UVLO bootstrap: duty=88–92% przez >250 ms obniżało V_boot 11,3→8,7 V → E:PWM-21. Zwiększono Cboot 220→470 nF, dodano diodę UF i krótkie doładowanie co N cykli.
Jitter timera: σ_t=160–210 ns pk-pk przy taktowaniu z PLL bez lock; moment falował ±6%. Włączenie synchronizacji PLL, preskalerów dzielonych 1:1 i „center-aligned w sampling-slot” zredukowało σ_t do 46 ns.
EMI: QP=+8,9 dBµV @200 kHz; dodano snubbery 10 Ω/1 nF, ferryt 600 Ω@100 MHz i spread-spectrum ±4% → spadek QP o 63%.
Sense prądu: błąd DCR +0,8 A @80 °C; LUT(T)+czasowa kompensacja RC wyrównały błąd do +0,18 A. Przy shuncie Kelvin 5 mΩ osiągnięto σ(I)=0,21 A.

LOG START [PWM-DRV-25-412]
t[ms]  PWM[kHz] Mode  Duty[%] DT[ns]  Vboot[V]  σt[ns]  Ipk[A]  Flags
0.0    18       CA    22      120     11.6      208     5.1     W:DT-04,W:JIT-06
612.3  24       CA    89      120      8.7      176     10.4    E:PWM-21
988.0  24       CA    89      180     11.1       46     10.2    RECOVER
1410.5 32       EA    35      180     11.4       43     6.8     W:EMI-08
LOG END

EA — edge-aligned; CA — center-aligned. σ_t — jitter timera (capture).

Wycinek procedury serwisowej

Ustawić DT 160–200 ns (w zależności od R_g/C_iss); potwierdzić brak pokrywania bramek na drenach.
Bootstrap: Cboot ≥470 nF, dioda UF; doładowanie w oknie duty>85% co 1–2 ms.
PLL: wymusić lock; preskalery 1:1; timer w trybie center-aligned z próbkowaniem ADC w środku impulsu.
EMI: snubber 10–15 Ω/820 pF–1,5 nF; ferryt 600 Ω@100 MHz; spread-spectrum ±3…6%.
Sense: preferowany shunt Kelvin 5–10 mΩ; dla DCR — LUT(T) + RC time-constant compensation.
Test końcowy: brak E:PWM-12/E:PWM-21, σ_t<60 ns, ΔT tranzystorów <15 °C.

Wnioski

Kluczowe źródła usterek driverów PWM w AGD to zbyt krótki dead-time, utrata ładunku bootstrapu przy wysokim duty, jitter timera i niedoszacowany tor sense. Po korektach DT, stabilizacji PLL, doładowaniu Cboot i filtracji EMI układ pracuje stabilnie bez E:PWM-12/E:PWM-21. W razie nawrotów zalecane badania w lokalnym serwisie AGD w Katowicach z pełnym zrzutem przebiegów bramek i prądu faz.